PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-268585

(43)Date of publication of application: 20.09.2002

(51)Int.CI.

GO2F 1/1345 GO2F 1/1368 9/00 GO9F H01L 29/786 H01L 21/336

(21)Application number: 2001-064576

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

08.03.2001

(72)Inventor: GOTO SHINJI

INOUE MAYUMI


NISHITANI MIKIHIKO


(54) ACTIVE MATRIX SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME


(57)Abstract:

PROBLEM TO BE SOLVED: To provide an active matrix substrate and a method for manufacturing the substrate by which the number of manufacturing processes can be reduced without deteriorating the characteristics of the active matrix substrate to be used for a liquid crystal display device or the like.

SOLUTION: The number of high-cost photolithographic processes can be reduced by forming patterns by a printing method instead of a part of the photolithographic processes so that the manufacturing cost is reduced. The opening process in the terminals of gate electrodes is carried out by using gray tone exposure techniques or mask film forming techniques to reduce the number of processes. Thus, the active matrix substrate can be manufactured with two to four times of the photolithographic processes.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出國公開番号 特開2002-268585 (P2002-268585A)

(43)公開日 平成14年9月20日(2002.9.20)

(51) Int.Cl.7		識別記号	FΙ			ž	·-マコード(参考)	
G09F	9/30	3 3 8	G09F	9/30		338	2H092	
		3 3 0				3 3 0 Z	5 C O 9 4	
		3 4 8				348A	5 F 1 1 0	
G02F	1/1345		G02F	1/1345			5 G 4 3 5	
	1/1368			1/1368				
		審査請求	水簡未	マダス で で で で で で で で で で で で で で で で で で で	OL	(全 11 頁)	最終頁に続く	
(21)出顧番号		特願2001-64576(P2001-64576)	(71)出願	人 0000058	21			
				松下電器	電器産業株式会社			
(22)出願日		平成13年3月8日(2001.3.8)	大阪府門真市大字門真1006番地					
			(72)発明者	者 後藤 J	志			
				大阪府門	大阪府門真市大字門真1006番地 松下電器			
				産業株式	式会社	内		
			(72)発明	者 井上 耳	其弓			
					大阪府門真市大字門真1006番地 松下電器 産業株式会社内			
			1					

(74)代理人 100097445


最終頁に続く

(54) 【発明の名称】 アクティブマトリクス基板およびその製造方法


(57)【要約】


【課題】 液晶表示装置等に用いられるアクティブマトリクス基板の特性を劣化させることなく製造工程を削減することが可能となるアクティブマトリクス基板およびその製造方法を提供する。

【解決手段】 一部のフォトリソグラフィ工程の代わりに、印刷法によってパターンを形成することによってコストの高いフォトリソグラフィ工程の回数を削減し、製造コストの削減をする。また、ゲート電極の端子部分の開口に、グレイトーン露光技術もしくはマスク成膜技術を用いて、工程数を削減する。これにより、2回から4回のフォトリソグラフィ工程でアクティブマトリクス基板の製造が可能となる。



弁理士 岩橋 文雄 (外2名)





【特許請求の範囲】

【請求項1】 絶縁表面を有する基板上に、走査線を兼 ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼 ねたソース電極と透光性導電膜からなる画素電極に接続 されたドレイン電極を具備する薄膜トランジスタがマト リクス状に配置されてなるアクティブマトリクス基板に おいて、前記信号線を兼ねたソース電極が前記透光性導 電膜と他の金属膜との積層膜からなり、前記画素電極上 の一部と、ゲート電極の外部接続端子部上と、ソース電 極の外部接続端子部上が少なくとも開口された有機絶縁 10 膜からなる保護膜が、その表面に形成されていることを 特徴とするアクティブマトリクス基板。

1

【請求項2】 絶縁表面を有する基板上に、走査線を兼 ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼 ねたソース電極と画素電極に接続されたドレイン電極を 具備する薄膜トランジスタがマトリクス状に配置されて なるアクティブマトリクス基板において、前記信号線を 兼ねたソース電極が前記透光性導電膜と他の金属膜との 積層膜からなり、前記画素電極上の一部と、ゲート電極 の外部接続端子部上と、ソース電極の外部接続端子部上 20 が少なくとも開口された概ね同一形状を有した窒化シリ コン膜と有機絶縁膜の積層膜からなる保護膜が、その表 面に形成されていることを特徴とするアクティブマトリ クス基板。

【請求項3】 絶縁表面を有する基板上に、ゲート電極 を形成する工程と、島化された半導体膜を形成する工程 と、ソース電極およびドレイン電極を形成する工程と、 画素電極を形成する工程と、画素電極上の一部とゲート 電極の外部接続端子部上とソース電極の外部接続端子部 上が少なくとも開口された保護膜を形成する工程を具備 したアクティブマトリクス基板の製造方法において、前 記ゲート電極を形成する工程が、ゲート電極となる導電 膜を形成する工程と前記導電膜上に印刷法によってレジ ストパターンを転写する工程と前記レジストパターンを マスクとして前記導電膜をエッチングする工程を具備 し、前記島化された半導体膜を形成する工程と、前記ソ ース電極およびドレイン電極を形成する工程と、前記画 素電極を形成する工程と、前記画素電極上の一部とゲー ト電極の外部接続端子部上とソース電極の外部接続端子 部上が少なくとも開口された保護膜を形成する工程がフ 40 ォトリソグラフィ工程を具備することを特徴とするアク ティブマトリクス基板の製造方法。

【請求項4】 絶縁表面を有する基板上に、ゲート電極 を形成する工程と、島化された半導体膜を形成する工程 と、ソース電極およびドレイン電極を形成する工程と、 画素電極を形成する工程と、画素電極上の一部とゲート 電極の外部接続端子部上とソース電極の外部接続端子部 上が少なくとも開口された保護膜を形成する工程を具備 したアクティブマトリクス基板の製造方法において、前 記画素電極上の一部とゲート電極の外部接続端子部上と 50

ソース電極の外部接続端子部上が少なくとも開口された 保護膜を形成する工程は、前記画素電極が形成された基 板上に印刷法により前記保護膜となる有機絶縁膜のパタ ーンを転写する工程であり、前記島化された半導体膜を 形成する工程と、前記ソース電極およびドレイン電極を 形成する工程と、前記画素電極を形成する工程はフォト リソグラフィ工程を具備することを特徴とするアクティ ブマトリクス基板の製造方法。

【請求項5】 絶縁表面を有する基板上に、ゲート電極 を形成する工程と、島化された半導体膜を形成する工程 と、ソース電極およびドレイン電極を形成する工程と、 画素電極を形成する工程と、画素電極上の一部とゲート 電極の外部接続端子部上とソース電極の外部接続端子部 上が少なくとも開口された保護膜を形成する工程を具備 したアクティブマトリクス基板の製造方法において、前 記画素電極上の一部とゲート電極の外部接続端子部上と ソース電極の外部接続端子部上が少なくとも開口された 保護膜を形成する工程は、前記画素電極が形成された基 板上に窒化シリコン膜を形成する工程と前記窒化シリコ ン膜上に印刷法により有機絶縁膜のパターンを転写する 工程と前記有機絶縁膜のパターンをマスクとして窒化シ リコン膜をエッチングする工程を具備し、前記島化され た半導体膜を形成する工程と、前記ソース電極およびド レイン電極を形成する工程と、前記画素電極を形成する 工程はフォトリソグラフィ工程を具備することを特徴と するアクティブマトリクス基板の製造方法。

【請求項6】 前記ゲート電極を形成する工程が、ゲー ト電極となる導電膜を形成する工程と前記導電膜上に印 刷法によってレジストパターンを転写する工程と前記レ ジストパターンをマスクとして前記導電膜をエッチング する工程を具備することを特徴とする請求項4または請 求項5に記載のアクティブマトリクス基板の製造方法。 【請求項7】 前記島化された半導体膜を形成する工程 が、少なくともゲート絶縁膜と半導体膜からなる積層膜 を形成する工程と、前記積層膜上に2つの膜厚を有する レジストパターンを形成する工程と、前記レジストパタ ーンをマスクとしたエッチングにより前記半導体膜の島 化とゲート電極の外部接続端子部の露出を同時に行うこ とを特徴とする請求項3から請求項6のいずれかに記載

【請求項8】 前記島化された半導体膜を形成する工程 が、基板上に形成されたゲート電極の外部接続端子部に 相当する部分を遮蔽物で被覆した状態で、少なくともゲ ート絶縁膜と半導体膜からなる積層膜を形成する工程 と、前記積層膜上にレジストパターンを形成する工程 と、前記レジストパターンをマスクとしたエッチングに より前記半導体膜の島化とゲート電極の外部接続端子部 の露出を同時に行うことを特徴とする請求項3から請求 項6のいずれかに記載のアクティブマトリクス基板の製 造方法。

のアクティブマトリクス基板の製造方法。

4

【請求項9】 絶縁表面を有する基板上に、走査線を兼ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼ねたソース電極と透光性導電膜からなる画素電極に接続されたドレイン電極を具備する薄膜トランジスタがマトリクス状に配置されてなるアクティブマトリクス基板において、前記走査線を兼ねたゲート電極とゲート絶縁膜と半導体膜が概ね同一の形状を有し、前記信号線を兼ねたソース電極が前記透光性導電膜と他の金属膜との積層膜からなり、前記画素電極上の一部と、ゲート電極の外部接続端子部上と、ソース電極の外部接続端子部上と、ソース電極の外部接続端子部上が少なくとも開口された有機絶縁膜からなる保護膜が、その表面に形成されていることを特徴とするアクティブマトリクス基板。

【請求項10】 絶縁表面を有する基板上に、走査線を兼ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼ねたソース電極と画素電極に接続されたドレイン電極を具備する薄膜トランジスタがマトリクス状に配置されてなるアクティブマトリクス基板において、前記走査線を兼ねたゲート電極とゲート絶縁膜と半導体膜が概ね同一の形状を有し、前記信号線を兼ねたソース電極が前記透光性導電膜と他の金属膜との積層膜からなり、前記画素電極上の一部と、ゲート電極の外部接続端子部上と、ソース電極の外部接続端子部上が少なくとも開口された概ね同一形状を有した窒化シリコン膜と有機絶縁膜の積層膜からなる保護膜が、その表面に形成されていることを特徴とするアクティブマトリクス基板。

【請求項11】 絶縁表面を有する基板上に積層された 少なくともゲート電極膜とゲート絶縁膜と半導体膜から なる積層膜を同一マスクを用いて概ね同一形状にパター ニングする工程と、少なくともゲート電極膜の側面に絶 30 縁膜を形成する工程と、ソース電極およびドレイン電極 を形成する工程と、画素電極を形成する工程と、画素電 極上の一部とゲート電極の外部接続端子部上とソース電 極の外部接続端子部上が少なくとも開口された保護膜を 形成する工程を具備したアクティブマトリクス基板の製 造方法において、前記少なくともゲート電極膜とゲート 絶縁膜と半導体膜からなる積層膜を同一マスクを用いて 概ね同一形状にパターニングする工程が、前記積層膜上 に印刷法によってレジストパターンを転写する工程と前 記レジストパターンをマスクとして前記積層膜をエッチ 40 ングする工程を具備し、前記ソース電極およびドレイン 電極を形成する工程と、前記画素電極を形成する工程 と、前記画素電極上の一部とゲート電極の外部接続端子 部上とソース電極の外部接続端子部上が少なくとも開口 された保護膜を形成する工程がフォトリソグラフィ工程 を具備することを特徴とするアクティブマトリクス基板 の製造方法。

【請求項12】 絶縁表面を有する基板上に積層された 少なくともゲート電極膜とゲート絶縁膜と半導体膜から なる積層膜を同一マスクを用いて概ね同一形状にパター ニングする工程と、少なくともゲート電極膜の側面に絶縁膜を形成する工程と、ソース電極およびドレイン電極を形成する工程と、画素電極を形成する工程と、画素電極上の一部とゲート電極の外部接続端子部上とソース電極の外部接続端子部上とソース電極の外部接続端子部上とソース重極の外部接続端子部上とソース基板の製造方法において、前記画素電極が形成する工程は、前記画素電極が形成された基板上に印刷法により前記保護膜となる有機絶縁膜のパターンを転写する工程であり、前記ソース電極およびドレインを転写する工程であり、前記ソース電極およびドレインを転を形成する工程と、前記画素電極を形成する工程がフォトリソグラフィ工程を具備することを特徴とするアクティブマトリクス基板の製造方法。

【請求項13】 絶縁表面を有する基板上に積層された 少なくともゲート電極膜とゲート絶縁膜と半導体膜から なる積層膜を同一マスクを用いて概ね同一形状にパター ニングする工程と、少なくともゲート電極膜の側面に絶 縁膜を形成する工程と、ソース電極およびドレイン電極 を形成する工程と、画素電極を形成する工程と、画素電 極上の一部とゲート電極の外部接続端子部上とソース電 極の外部接続端子部上が少なくとも開口された保護膜を 形成する工程を具備したアクティブマトリクス基板の製 造方法において、前記保護膜は概ね同一形状を有した窒 化シリコン膜と有機絶縁膜の積層膜からなり、前記画素 電極上の一部とゲート電極の外部接続端子部上とソース 電極の外部接続端子部上が少なくとも開口された保護膜 を形成する工程は、前記画素電極が形成された基板上に 窒化シリコン膜を形成する工程と前記窒化シリコン膜上 に印刷法により有機絶縁膜のパターンを転写する工程と 前記有機絶縁膜のパターンをマスクとして窒化シリコン 膜をエッチングする工程を具備し、前記ソース電極およ びドレイン電極を形成する工程と、前記画素電極を形成 する工程がフォトリソグラフィ工程を具備することを特 徴とするアクティブマトリクス基板の製造方法。

【請求項14】 前記少なくともゲート電極膜とゲート 絶縁膜と半導体膜からなる積層膜を同一マスクを用いて 概ね同一形状にパターニングする工程が、前記積層膜上 に印刷法によってレジストパターンを転写する工程と前 記レジストパターンをマスクとして前記積層膜をエッチングする工程を具備することを特徴とする請求項12ま たは請求項13に記載のアクティブマトリクス基板の製造方法。

【請求項15】 前記少なくともゲート電極膜とゲート 絶縁膜と半導体膜からなる積層膜を同一マスクを用いて 概ね同一形状にパターニングする工程が、前記積層膜上 に2つの膜厚を有するレジストパターンを形成する工程 と前記レジストパターンをマスクとしたエッチングにより前記積層膜をゲート電極の形状に加工すると同時にゲ

ート電極の外部接続端子部を露出する工程を具備することを特徴とする請求項12または請求項13に記載のアクティブマトリクス基板の製造方法。

【請求項16】 前記ゲート絶縁膜と半導体膜の積層膜が、基板上に形成されたゲート電極の外部接続端子部に相当する部分を遮蔽物で被覆した状態で形成されることを特徴とする請求項11から請求項14のいずれかに記載のアクティブマトリクス基板の製造方法。

【請求項17】 前記画素電極となる導電膜がITO膜であることを特徴とする請求項1または請求項2または 10 請求項9または請求項10のいずれかに記載のアクティブマトリクス基板。

【請求項18】 請求項1または請求項2または請求項9または請求項10または請求項17のいずれかに記載のアクティブマトリクス基板によって画素が駆動されることを特徴とする液晶表示装置。

【請求項19】 請求項1または請求項2または請求項9または請求項10または請求項17のいずれかに記載のアクティブマトリクス基板によって画素が駆動されることを特徴とするエレクトロルミネッセンス表示装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置等のアクティブマトリクス型表示装置において用いられる、アクティブマトリクス基板およびその製造方法に関する。

[0002]

【従来の技術】従来より、液晶表示装置等のアクティブマトリクス型表示装置の画素は、薄膜トランジスタ(TFT)によって駆動されている。このTFTがマトリク30ス状に配置されたアクティブマトリクス基板の製造方法としては、従来より以下のような方法がある。図4はTFTとしてボトムゲート型TFTを用いたアクティブマトリクス基板の製造工程のフロー図である。以下、従来のアクティブマトリクス基板の製造工程の製造方法を具体的に説明する。

【0003】まず、ゲート電極形成工程として、Ti, Mo, W, Al, Ta、Crおよびこれらの合金の単層 膜または積層膜からなる金属膜を300~500nmの 膜厚で形成し、フォトリソグラフィ工程によりパターニ 40 ングされたフォトレジストをマスクとして金属膜をエッチングすることにより、ゲート電極を形成する。次いで、半導体島化工程として、プラズマCVD法によりゲート絶縁膜、活性層、コンタクト層の連続成膜を行う。ゲート絶縁膜としては窒化シリコン膜、活性層としてアモルファスシリコン膜、コンタクト層としてn+シリコン膜を、原料ガスやプラズマ条件を変化させることにより形成している。

【0004】例えば、窒化シリコン膜はSiH₁ガス、NH₁ガス、H₂ガスおよびN₂ガスを原料とし、アモル

ファスシリコン膜は H_1 ガスによって10%程度に希釈された S_1H_4 ガスを原料とし、n+シリコン膜はアモルファスシリコン膜の原料ガスに PH_3 ガスを混合することにより形成することができる。各層の膜厚としては、ゲート絶縁膜が $300\sim500$ nm、活性層が $10\sim300$ nm、そしてコンタクト層が $20\sim80$ nmの膜厚で形成する。次いで、フォトリソグラフィ工程により活性層およびコンタクト層を島状にパターニングする。

【0005】次いで、ソース/ドレイン電極形成工程として、Ti, Mo, W, Al, Ta、Crおよびこれらの合金の単層膜または積層膜からなる金属膜を200~400nmの膜厚で形成し、フォトリソグラフィ工程によりパターニングされたフォトレジストをマスクとして金属膜をエッチングすることにより、ソース/ドレイン電極を形成する。この時、活性層のチャネル領域上のコンタクト層も同時にエッチングを行い、チャネル領域とコンタクト領域の分離を行う。

【0006】次いで、保護膜形成工程として、パッシベ20 ーション膜となる窒化シリコン膜等の絶縁膜をプラズマ CVD法等により、300~500nmの膜厚で形成し、その後、ソース/ドレイン領域へのコンタクトを取るためにパッシベーション膜を、フォトリソグラフィエ 程およびエッチングにより開孔する。

【0007】最後に、画素電極形成工程として、ITO 膜等の透明導電膜を形成し、フォトリソおよびエッチン グにより、画素電極として加工することにより、アクティブマトリクス基板が完成する。

【0008】このような従来の方法は、成膜工程、フォ トリソグラフィエ程、エッチング工程等を1サイクルと するプロセスを5回繰り返す、いわゆる5枚マスクプロ セスによりアクティブマトリクス基板が製造されてお り、製造工程数が多いことが問題となっている。なかで もフォトリソグラフィ工程は、設備コストおよびランニ ングコストが高いため、アクティブマトリクス基板の製 造に必要なマスク枚数を削減し、これにより、フォトリー ソグラフィエ程の回数を削減することが望まれている。 【0009】これに対して、ゲート電極形成工程と半導 体島化工程を1サイクルのプロセスで行うことにより、 フォトリソグラフィ工程を削減する方法が、特開平6-250211号公報に記載されている。また、パターン 形成に、従来のようなフォトリソグラフィ法ではなく、 印刷法を用いることによって、製造コストを削減する方 法が特許第2702068号公報に記載されている。

[0010]

【発明が解決しようとする課題】しかしながら、従来の方法には、以下のような課題が残されている。ゲート電極形成工程と半導体島化工程を同時に行う特別平6-250211号公報に記載の方法では、ゲート電極端子上 に絶縁膜および半導体膜が残るため、その後、レーザー

加工等のゲート電極端子を露出する工程が新たに必要と なるといった課題がある。

【0011】また、フォトリソグラフィ法の代わりに、 印刷法を用いた場合では、そのパターン形成における精 度が悪くなってしまう。印刷法を用いた場合、特許第2 702068号公報に記載されているような、精度の比 較的よい方法を用いたとしても、パターンの寸法精度が ±5μm程度、位置合わせ精度が±5μm程度となり、 合せて±10μm程度のパターン誤差が発生してしま う。このため、このパターン誤差を考慮にいれたデバイ 10 ス設計が必要となり、寄生容量や寄生抵抗が非常に大き くなることから、デバイス特性が劣化するといった課題 がある。

【0012】本発明は、上記の課題を解決し、デバイス 特性を劣化させることなく、フォトマスク枚数すなわち フォトリソグラフィ工程の回数を削減することが可能と なるアクティブマトリクス基板およびそのパターン精度 の高い製造方法を提供することを目的とする。

[0013]

【課題を解決するための手段】前記目的を達成するため 20 に、本発明に係るアクティブマトリクス基板は、パター ンの寸法精度および位置合わせ精度がそれほど要求され ない第1工程であるゲート電極の形成工程および最終工 程である保護膜の形成工程のパターン形成に印刷法を用 いることを特徴としている。これにより、フォトリソグ ラフィ工程の回数を削減することが可能となるため、製 造コストが削減される。また、デバイス特性もほとんど 変化させることはない。

【0014】また、他の本発明に係るアクティブマトリ クス基板は、グレイトーン露光技術もしくは、端子部を 30 マスクする成膜技術を用いることにより、ゲート電極の 端子部を露出させるための新たな工程を必要としないこ とを特徴としている。これにより、デバイス特性を劣化 させることなく製造工程数を削減することが可能となる ため、生産性が向上し、製造コストが削減される。

【0015】また、他の本発明に係るアクティブマトリ クス基板は、ゲート電極のパターニングと半導体膜の島 化を同一マスクを用いて行うことを特徴としている。こ れにより、フォトリソグラフィエ程の回数を削減するこ とが可能となるため、製造コストが削減される。また、 デバイス特性もほとんど変化させることはない。

【0016】また、本発明に係るアクティブマトリクス 基板を用いた液晶表示装置によれば、その画素を駆動す るアクティブマトリクス基板の製造コストが削減される ため、液晶表示装置を安価に製造することが可能とな る。

【0017】また、本発明に係るアクティブマトリクス 基板を用いたエレクトロルミネッセンス表示装置によれ ば、その画素を駆動するアクティブマトリクス基板の製 造コストが削減されるため、エレクトロルミネッセンス 50 る。

表示装置を安価に製造することが可能となる。

[0018]

【発明の実施の形態】以下、実施例を用いて本発明をさ らに具体的に説明する。

【0019】本発明におけるアクティブマトリクス基板 の製造方法では、一部のパターニング工程において従来 のフォトリソグラフィ法の代わりに印刷法を用いてい る。また、通常の印刷法では、印刷のパターン精度が数 100μmであるので、本発明においては、特許第27 02068号公報等に記載されている精度のよい凹版オ フセット印刷法を用いた。この場合の精度は、パターン の寸法精度が±5μm、位置合わせの精度が±5μmか ら±10μm程度である。図1は凹版オフセット印刷の 概略図を示している。例えば、レジストパターンの印刷 を行う場合には、凹部にレジスト2が入った印刷版1の 上を転写体3が回転することによってレジスト2を転写 体3に転写し、これを被転写層5として例えば金属膜が 形成された基板4上に印刷することによって被転写層5 上にレジストパターンが形成される。

【0020】また、本発明におけるアクティブマトリク ス基板の製造方法では、一部のフォトリソグラフィ工程 において、遮光部と半透光部と透光部を設けたマスクを 用いて、レジスト膜を露光することにより、レジスト膜 の現像後、表面に凹凸のあるレジストパターンを形成す る、いわゆるグレイトーン露光技術を用いている。この 露光技術については、特開平7-49411号公報や特 開平11-307780号公報に示されている。

【0021】本発明における実施例としては、例えば絶 縁膜と半導体膜の積層膜上に上記グレイトーン露光技術 を用いて、第1のレジスト領域と、第1のレジスト領域よ りも膜厚の薄い第2のレジスト領域が形成された、2つ の膜厚を有するレジストパターンを形成する。そして、 このレジストパターンをマスクとして、積層膜のエッチ ングを行う。具体的には1回目のエッチングでレジスト パターンのない領域の積層膜をエッチングし、その後レ ジスト膜厚の薄い第2のレジスト領域をエッチバックも しくはアッシングにより除去し、再び第1のレジスト領 域のレジストをマスクとして前記積層膜のうち半導体膜 のみをエッチングする。これにより積層膜のパターニン 40 グと半導体膜のパターニングを同一マスクで行うことが 可能となる。

【0022】また、1回目のエッチングで第2のレジスト 領域におけるレジストおよびその下の半導体膜もエッチ ングされるように第2のレジスト領域のレジスト膜厚を 適切に設定しても、同様の結果が得られる。なお、この 際、第1のレジスト領域では、レジストが残るように、 その厚さを設定すればよい。以上のような方法により、 1回のフォトリソグラフィ工程で、複数のパターンを形 成することができるため、工程数を削減することができ

【0023】(実施の形態1)本実施の形態は、アクテ ィブマトリクス基板およびその製造方法の第1実施例に 関する。

【0024】本実施の形態におけるアクティブマトリク ス基板の製造方法は、以下に示す通りである。図2は本 発明の第1実施例に係るアクティブマトリクス基板の製 造工程概略図を示している。

【0025】まず、A1合金からなる金属膜を250n mの膜厚で形成し、この上に前述の凹版オフセット印刷 法により、レジストパターンを形成する。そして、前記 10 レジストパターンをマクスにエッチングを行うことによ り、走査線を兼ねたゲート電極6を形成する(図2

(a))。本実施の形態では、線幅30 μ mの線状のゲ ート電極を250μmの線間隔で形成しており、前述の 印刷法におけるパターン精度で十分対応できる。また、 1回目のパターニングであるため、基板とのアライメン トも問題ない。

【0026】なお、本実施の形態では、走査線を兼ねた ゲート電極のパターニングに印刷法を用いたが、これを フォトリソグラフィ法によって行っても良いことは言う までもない。

【0027】次いで、プラズマCVD法によりゲート絶 緑膜7として窒化シリコン膜を300nm、活性層8と してアモルファスシリコン膜を200nm、コンタクト 層9としてn+アモルファスシリコン膜を30nmの膜 厚で順次形成する。

【0028】例えば、窒化シリコン膜はSiH,ガス、 NH3ガス、HzガスおよびNzガスを原料とし、アモル ファスシリコン膜はH2ガスによって10%程度に希釈 されたSiH゚ガスを原料とし、n+シリコン膜はアモ ルファスシリコン膜の原料ガスにPH3ガスを混合した プラズマCVD法により形成することができる。

【0029】次いで、前述のグレイトーン露光技術を用 いたフォトリソグラフィ工程およびエッチングにより活 性層およびコンタクト層の島化とゲート電極の外部接続 端子の露出をする(図2(b))。

【0030】具体的には、グレイトーン露光技術によ り、活性層とコンタクト層からなる半導体膜の島化を行 う領域に膜厚の厚い第1のレジスト領域を形成し、ゲー ト電極の外部接続端子部に相当する部分を除いた他の部 40 分に膜厚の薄い第2のレジスト領域を形成する。そし て、第1のエッチングにより、絶縁膜7を開口してレジ ストのないゲート電極の外部接続端子部の露出を行い、 第2のレジスト領域をエッチバックによって除去した 後、第1のレジスト領域のレジストをマスクにエッチン グをすることによって半導体膜の島化を行った。

【0031】これにより、同一マスクを用いて半導体の 島化と同時にゲート電極の外部接続端子部の露出が行え るため、従来のような端子開口のための工程が不要とな る。なお、本実施の形態においては、グレイトーン露光 50 一ス電極の外部接続端子部の窒化シリコン膜を除去して

技術を用いることによりゲート電極端子の開口を行った が、これを、前記ゲート絶縁膜、活性層およびコンタク ト層の形成時に、前記ゲート電極の端子部分をアルミナ 製の碍子枠等でマスクした状態にしておくことによっ て、前記端子部分には膜が堆積しないため、後の工程で 開口する必要がないため、望ましい。

【0032】次いで、MoW合金からなる金属膜を30 0 n mの膜厚で形成し、フォトリソグラフィエ程により パターニングされたフォトレジストをマスクとして前記 金属膜をエッチングすることにより、信号線を兼ねるソ ース電極およびドレイン電極となる電極膜10を形成す る(図2(c))。

【0033】次いで、透光性導電膜としてITO膜を形 成し、フォトリソグラフィ工程およびエッチングによ り、画素電極11として加工する。さらにチャネル領域 上の電極膜10およびコンタクト層9を少なくともエッ チングすることによりソース電極およびドレイン電極の 分離を行う(図2(d))。このソース電極とドレイン電 極の分離を画素電極形成後に行うことは、ITO膜のス パッタおよびエッチング時の影響をチャネル領域に与え ることなく画素電極が形成できるため望ましい。

【0034】なお、コンタクト層9はエッチングで取り 除く方法の他に、プラズマ酸化や陽極酸化によって絶縁 化することによってソース/ドレインの分離を行っても 良い。そしてこの場合には、エッチングによってコンタ クト層を取り除く場合に比べ、デバイス特性の向上が見 込まれるため、望ましい。

【0035】そして、最後に前述の凹版オフセット印刷 法により、ポリイミドやアクリル系樹脂といった有機絶 縁膜を保護膜として、画素電極とゲート電極およびソー ス電極の外部接続端子部を除いた領域に印刷することに よりアクティブマトリクス基板が完成する(図2 (e))。

【0036】なお、本実施の形態においては、画素電極 の大きさは、およそ縦200μm×横80μmであり、 各電極の外部接続端子は、基板周辺に配置されているた め、±10μmから±15μmの印刷精度で十分対応で きる。

【0037】なお、本実施の形態においては、半導体膜 である活性層8の露出した部分にも保護膜として有機絶 縁膜を直接形成したが、有機絶縁膜を印刷する前に熱酸 化、プラズマ酸化、溶液酸化等の方法によって、前記活 性層8の露出した部分の表面を絶縁膜化してもよく、こ れによってデバイスの信頼性は向上するため、望まし い。

【0038】また、同様に有機絶縁膜を印刷する前に、 窒化シリコン膜等の絶縁膜を堆積し、有機絶縁膜を印刷 した後、印刷された前記有機絶縁膜をマスクとしてエッ チングすることによって画素電極とケート電極およびソ

12

もよい。これによってデバイスの信頼性はさらに向上するため望ましい。

【0039】なお、本実施の形態では、ゲート電極としてAl合金をソース/ドレイン電極としてMoW合金を用いたが、これらの材料に限ることなく、Ti, Mo, W, Al, Ta、Crおよびこれらの合金の単層膜または積層膜を用いることができる。また、他の導電性膜、半導体膜、絶縁膜も、本実施の形態に示した材料に限らず、これらの機能をみたす膜であればよい。例えば画素電極11の導電膜としてAlなどの金属反射膜を用いれ 10ば反射型液晶表示装置に対応できる。また、それらの膜厚に関しても、従来と同程度の範囲に設定すれば良い。

【0040】以上のような方法により、3回もしくは4回のフォトリングラフィ工程により、アクティブマトリクス基板を製造することが可能となるため、従来と比べ、フォトリングラフィ工程の回数が削減され、製造コストを削減することができる。

【0041】(実施の形態2)本実施の形態は、アクティブマトリクス基板およびその製造方法の第2実施例に関する。

【0042】本実施の形態におけるアクティブマトリクス基板の製造方法は、以下に示す通りである。図3は本発明の第2実施例に係るアクティブマトリクス基板の製造工程概略図を示している。

【0043】まず、ゲート電極6となるA1合金からなる金属膜を250nmの膜厚で形成し、この上にプラズマCVD法によりゲート絶縁膜7として窒化シリコン膜を300nm、活性層8としてアモルファスシリコン膜を200nm、コンタクト層9としてn+アモルファスシリコン膜を30nmの膜厚で順次堆積し積層膜を形成30する。この時、ゲート電極の外部接続端子となる基板周辺の部分の金属膜をアルミナ製のマスク等で被覆した状態でゲート絶縁膜、活性層およびコンタクト層を形成することにより、後にゲート電極の外部接続端子部を開口する工程が不要となるため望ましい。

【0044】なお、窒化シリコン膜は SiH_1 ガス、 NH_3 ガス、 H_2 ガスおよび N_2 ガスを原料とし、アモルファスシリコン膜は H_2 ガスによって10%程度に希釈された SiH_4 ガスを原料とし、n+シリコン膜はアモルファスシリコン膜の原料ガスに PH_3 ガスを混合したプラズマCVD法により形成することができる。

【0045】次に、この積層膜上に前述の凹版オフセット印刷法により、レジストパターンを形成する。そして、レジストパターンをマクスにエッチングを行うことにより、走査線を兼ねたゲート電極6とゲート絶縁膜7と活性層8とコンタクト層9が概ね同一の形状にパターニングされる(図3(a))。本実施の形態においては、ゲート電極の外部接続端子部上には絶縁膜および半導体膜は形成されていないため、この時点で、端子部は露出されている。

【0046】本実施の形態では、線幅 30μ mの線状のゲート電極パターンを 250μ mの線間隔で形成しており、印刷法におけるパターン精度で十分対応できる。また、1回目のパターニングであるため、基板とのアライメントも問題ない。

【0047】なお、本実施の形態では、走査線を兼ねたゲート電極、ゲート絶縁膜および半導体膜のパターニングに印刷法を用いたが、これをフォトリソグラフィ法によって行っても良いことは言うまでもない。またこの時、グレイトーン露光技術を用いることにより、1回のフォトリソグラフィ工程によって、ゲート電極、ゲート絶縁膜および半導体膜のパターニングとゲート電極の外部接続端子の開口が可能となるため、望ましい。

【0048】次いで、ゲート電極の側面が露出しているため、この側面に絶縁膜13を形成する。本実施の形態においては、ゲート電極の外部接続端子を電流供給端子とした陽極酸化法によってゲート電極の側面を絶縁化した後、さらに有機絶縁膜を全面に塗布し、これを異方性エッチングすることによって、ゲート電極、ゲート絶縁膜、活性層およびコンタクト層の側面に側壁保護膜14を形成する(図3(b))。

【0049】次いで、スパッタ法によってソース/ドレイン電極となるMoW合金からなる金属膜を300nmの膜厚で形成する。

【0050】そして、フォトリソグラフィ工程によりパターニングされたフォトレジストをマスクとして金属膜をエッチングすることにより、信号線を兼ねるソース電極およびドレイン電極となる電極膜10を形成する(図3(c))。

【0051】次いで、透光性導電膜としてITO膜を形成し、フォトリソグラフィ工程およびエッチングにより、画素電極11として加工する。さらにチャネル領域上の電極膜10およびコンタクト層9を少なくともエッチングすることによりソース電極およびドレイン電極の分離を行う(図3(d))。このソース電極とドレイン電極の分離を画素電極形成後に行うことは、ITO膜のスパッタおよびエッチング時の影響をチャネル領域に与えることなく画素電極が形成できるため望ましい。

【0052】なお、コンタクト層9はエッチングで取り 0 除く方法の他に、プラズマ酸化や陽極酸化によって絶縁 化することによってソース/ドレインの分離を行っても 良い。そしてこの場合には、エッチングによってコンタ クト層を取り除く場合に比べ、デバイス特性の向上が見 込まれるため、望ましい。

【0053】そして、最後に前述の凹版オフセット印刷法により、ポリイミドやアクリル系樹脂といった有機絶縁膜を保護膜12として、画素電極とゲート電極およびソース電極の外部接続端子部を除いた領域に印刷することによりアクティブマトリクス基板が完成する(図3(e))。

50

【0054】なお、本実施の形態においては、画素電極の大きさは、およそ縦 200μ m×横 80μ mであり、各電極の外部接続端子は、基板周辺に配置されているため、 $\pm 10\mu$ mから $\pm 15\mu$ mの印刷精度で十分対応できる。

【0055】なお、本実施の形態においては、半導体膜である活性層8の露出した部分にも保護膜として有機絶縁膜を直接形成したが、有機絶縁膜を印刷する前に熱酸化、プラズマ酸化、溶液酸化等の方法によって、前記活性層8の露出した部分の表面を絶縁膜化してもよく、これによってデバイスの信頼性は向上するため、望ましい。

【0056】また、同様に有機絶縁膜を印刷する前に、窒化シリコン膜等の絶縁膜を堆積し、有機絶縁膜を印刷した後、印刷された前記有機絶縁膜をマスクとしてエッチングすることによって画素電極とケート電極およびソース電極の外部接続端子部の窒化シリコン膜を除去してもよい。これによってデバイスの信頼性はさらに向上するため望ましい。

【0057】なお、本実施の形態では、ゲート電極としてAl合金をソース/ドレイン電極としてMoW合金を用いたが、これらの材料に限ることなく、Ti, Mo, W, Al, Ta、Crおよびこれらの合金の単層膜または積層膜を用いれば良い。また、他の導電性膜、半導体膜、絶縁膜も、本実施の形態に示した材料に限らず、これらの機能をみたす膜であればよい。また、それらの膜厚に関しても、従来と同程度の範囲に設定すれば良い。【0058】以上のような方法により、2回もしくは3

【0058】以上のような方法により、2回もしくは3回のフォトリソグラフィエ程により、アクティブマトリクス基板を製造することが可能となるため、従来と比べ、フォトリソグラフィエ程の回数が削減され、製造コストを削減することができる。

【0059】(実施の形態3)本実施の形態は、本発明 の液晶表示装置に関する。

【0060】図5は本発明の第3実施例である液晶表示装置の概略図である。図6は本発明の第3実施例である液晶表示装置の等価回路である。実施の形態1または実施の形態2に記載された方法を用いて、アクティブマトリクス基板を作製した後、この上に配向膜を塗布し、ラビング処理を行った。図5には実施の形態1に記載の方40法によってアクティブマトリクス基板を作製した実施例を示している。そして、対向電極17とカラーフィルタ16を形成した対向基板15にも同様に配向膜を塗布し、ラビングによる配向処理を行った。両基板を貼り合わせ、その間に液晶18を注入し、両基板前後に偏光板19を配置する。そして各スイッチングトランジスタを駆動するための駆動回路21を接続することにより液晶表示装置が完成する。

【0061】なお、本実施形態では対向電極17を対向 基板15上に形成したが、この対向電極をアクティブマ 50 トリクス基板側に形成し液晶18を横方向に駆動する構成とすることも可能である。なお、本発明のアクティブマトリクス基板によって液晶表示装置の画素を駆動することにより、液晶表示装置の製造コストを削減することが可能となる。

14

【0062】(実施の形態4)本実施の形態は、本発明のエレクトロルミネッセンス表示装置に関する。

【0063】図7は本発明の第4実施例であるエレクト ロルミネッセンス表示装置の概略図である。図8は本発 明の第4実施例であるエレクトロルミネッセンス表示装 置の等価回路である。実施の形態1または実施の形態2 に記載された方法を用いて、多結晶シリコン膜を活性層 としたアクティブマトリクス基板を作製した後、画素電 極上に導電性高分子27として例えばポリエチレンジオ キシチオフェン(PEDT)と実際に発光するポリジア ルキルフルオレン誘導体を形成し、最後に Ca陰極 29 を蒸着してエレクトロルミネッセンス表示装置が完成す る。その動作は以下の通りである。まず、スイッチング トランジスタがONするように走査線22にパルス信号 を与えたときに信号線23に表示信号を印加すると、駆 動用トランジスタ31がON状態となって、電流供給線 32から電流が流れ、エレクトロルミネッセンスセル3 0が発光する。

【0064】本実施の形態では、エレクトロルミネッセンス材料として、ポリジアルキルフルオレン誘導体を用いたが、他の有機材料、例えば他のポリフルオレン系材料やポリフェニルビニレン系の材料、または無機材料でもよい。また、エレクトロルミネッセンス材料の形成方法としては、塗布、蒸着、インクジェットなどの方法を30 用いればよい。

【0065】なお、本発明のアクティブマトリクス基板によってエレクトロルミネッセンス表示装置の画素を駆動することにより、エレクトロルミネッセンス表示装置の製造コストを削減することが可能となる。

[0066]

【発明の効果】本発明のアクティブマトリクス基板の構成によれば、2回から4回のフォトリソグラフィ工程によってアクティブマトリクス基板が製造されるため、従来に比べ、フォトリソグラフィ工程の回数を削減することが可能となり、アクティブマトリクス基板の製造工程数や製造コストが削減される。このため、本発明の実用上の効果は大きい。

【0067】また、本発明における液晶表示装置によれば、従来に比べ安価に液晶表示装置を製造することが可能となるため、その実用上の効果は大きい。

【0068】また、本発明におけるエレクトロルミネッセンス表示装置によれば、従来に比べ安価にエレクトロルミネッセンス表示装置を製造することが可能となるため、その実用上の効果は大きい。

【図面の簡単な説明】

BEST AVAILABLE COPY

(9)

特開2002-268585 16

【図1】凹版オフセット印刷法の概略図

【図2】本発明の第1実施例に係るアクティブマトリクス基板の製造工程概略図

15

【図3】本発明の第2実施例に係るアクティブマトリクス基板の製造工程概略図

【図4】従来のアクティブマトリクス基板の製造工程フロー図

【図5】本発明の液晶表示装置の概略図

【図6】本発明の液晶表示装置の等価回路を示す図

【図7】本発明のエレクトロルミネッセンス表示装置の 10 概略図

【図8】本発明のエレクトロルミネッセンス表示装置の 等価回路を示す図

【符号の説明】

1 印刷版

2 レジスト

3 転写体

4 基板

5 被転写層

6 ゲート電極

7 ゲート絶縁膜

8 活性層

9 コンタクト層

*10 電極膜

11 画素電極

12 保護膜

13 陽極酸化膜

14 側壁保護膜

15 対向基板

16 カラーフィルタ

17 対向電極

18 液晶

19 偏光板

20 バックライト

21 駆動回路

22 走 套線

23 信号線

24 スイッチングトランジスタ

25 液晶セル

26 蓄積容量

27 導電性高分子

28 ポリフルオレン誘導体


20 29 Ca陰極

30 エレクトロルミネッセンスセル


31 駆動用トランジスタ

* 32 電流供給線


【図1】










(c)





【図2】













- BEST AVAILABLE COPY

(10)

特開2002-268585






" BEST AVAILABLE COPY

(11)

特開2002-268585





フロントページの続き

(51) Int.Cl.

識別記号

G O 9 F 9/00 HO1L 29/786

338

21/336

HO1L 29/78

G O 9 F 9/00

FΙ

テーマコード(参考)

3 3 8 6 1 2 D

(72)発明者 西谷 幹彦

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

Fターム(参考) 2HO92 GA43 HA18 HA28 JA24 JB24

JB56 MA12 NA27

5C094 AA43 AA45 BA03 BA43 CA19

DA15 EA04 EA07

5F110 AA16 BB01 CC07 EE03 EE04

EE06 EE14 EE34 FF03 FF30

GGO2 GG15 GG24 GG45 HKO3

HK04 HK06 HK07 HK09 HK16

HK21 HK22 HK33 HK35 NN03

NN23 NN24 NN27 NN33 NN36

NN37 QQ01 QQ06 QQ09

5G435 AA17 BB12 CC09 EE34 KK05

KK09 KK10